Home
探索 Uedu
學生控制台
註冊會員/登入
研究知情同意中心
教師控制台
課程設定
支援與訊息
Uptime 數據

UeduGPTs

--

Jupyters

4

UG26 CISOSE26
臺北 AQI 40 · 臺中 AQI 26 · 臺南 AQI 24 · 高雄 AQI 28

AI 回覆桌面通知

AI 助教回覆完成時顯示桌面通知

聊天訊息通知

同學在討論區發送訊息時通知

聲音通知

每當有新通知時播放提示音

材料化學
材料化學

矽晶圓:尺寸、規格與供應鏈

所有晶片的共同起點,一片銀色圓盤的身世。

矽晶圓:尺寸、規格與供應鏈 概念示意插圖
概念示意插圖(AI 生成,僅供輔助理解,非精確技術圖示)
研究所  ·  約 17 分鐘  ·  矽晶圓十二吋供應鏈

一片銀色圓盤,承載整個產業

每一顆晶片的起點都是一片矽晶圓(silicon wafer)——一片高純度、單晶、表面平整到原子級的圓形薄片。它看似簡單,卻是整條供應鏈中對純度、結晶完美度與平整度要求最苛刻的基礎材料之一。理解晶圓的尺寸、規格與供應鏈,等於理解整個製造業的物理與經濟邊界。

矽之所以是首選,不只因為地殼含量豐富(約 28%,僅次於氧),更因為它能長出極高品質的單晶、擁有穩定且可控的原生氧化層 $\mathrm{SiO_2}$、能隙適中(1.12 eV)且製程窗口寬。這些條件加總,讓矽在八十年後仍是無可替代的基底。

從多晶矽到電子級多晶矽

晶圓的原料是電子級多晶矽(EGS, electronic-grade silicon),純度要求達 99.9999999%(9N,即「九個九」) 以上,雜質濃度低於 ppb 等級。

  • 冶金級矽(MGS)由石英砂與碳在電弧爐中還原,純度僅約 98%
  • 西門子製程(Siemens process):將 MGS 轉成三氯氫矽($\mathrm{SiHCl_3}$),蒸餾提純後再以氫還原沉積出高純度多晶矽
  • 此步驟極度耗能,是太陽能與半導體上游成本的關鍵

長晶:柴可拉斯基法的物理

主流單晶成長靠 柴可拉斯基法(Czochralski, CZ):將電子級多晶矽在石英坩堝中加熱熔融(矽熔點 1414°C),以一顆單晶籽晶接觸熔湯表面,一邊旋轉一邊以約 0.5~2 mm/min 的速度緩慢上拉,熔湯在固液介面依籽晶的晶向重新結晶。

關鍵控制變數: - 拉速與旋轉決定直徑與摻雜均勻度(旋轉抵銷熱不對稱) - 晶向:邏輯與記憶體主流用 (100),因其介面態與遷移率特性適合 MOSFET - 氧含量:CZ 矽因石英坩堝溶入而含氧(約 $10^{18}$ atoms/cm$^3$),氧可形成氧析出物(oxygen precipitate)作為內部去疵(internal gettering)捕捉金屬雜質——這是優點;但過量會造成缺陷

對於要求極低氧、極低缺陷的高階功率與射頻元件,則用 浮帶法(Float Zone, FZ):不接觸坩堝,靠射頻線圈局部熔融並掃過晶棒,純度更高但成本更貴、尺寸受限。

切片、研磨與最終規格

長成的晶棒(ingot)要經過一連串機械與化學加工才成為可用晶圓:

  • 裁切與滾磨:磨成精確直徑,並切出定位平邊(flat)或凹口(notch)標示晶向
  • 線鋸切片(wire sawing):用鑽石線將晶棒切成薄片,切縫損耗(kerf loss)是重要成本
  • 倒角、研磨、蝕刻:去除切割損傷層、消除應力
  • CMP 化學機械研磨:把表面拋光到原子級平整,表面粗糙度可達次奈米
  • 磊晶層(epi layer):許多先進製程在拋光晶圓上再長一層極純的單晶磊晶矽,提供無缺陷的元件作用區

最終的關鍵規格: - TTV(total thickness variation)翹曲(warp)與彎曲(bow):先進微影對焦深度(DOF)只有奈米級,晶圓平整度(site flatness 可要求 < 數十 nm)直接影響良率 - 微缺陷與金屬污染:COP(crystal-originated particle)、金屬雜質須控制在極低水準

尺寸演進:200 mm 與 300 mm 的經濟學

晶圓越大,單片能切出的晶片越多,單位晶片的固定成本(微影、傳輸、廠務)被攤薄。這是尺寸不斷放大的根本驅動力。

尺寸 俗稱 厚度 主要應用 現況
150 mm 6 吋 ~675 $\mu$m 功率、類比、部分 SiC 成熟
200 mm 8 吋 ~725 $\mu$m 類比、電源管理、MEMS、CIS、成熟邏輯 產能吃緊
300 mm 12 吋 ~775 $\mu$m 先進邏輯、DRAM、NAND 主流
450 mm 18 吋 (曾規劃,已實質擱置) 未商用

面積比是關鍵:300 mm 的面積約是 200 mm 的 2.25 倍,能切出的晶片數更多。但 450 mm 因設備重新開發成本過高、良率風險與投資報酬不成比例,產業共識是暫停推進——這是少見的「微縮經濟學失效」案例。

值得注意的是,200 mm 並未被淘汰,反而長期缺貨:電源管理、車用類比、影像感測器等大量成熟製程仍以 8 吋為主,而 8 吋設備早已停產,產能擴充困難。

失效與缺陷:晶圓決定良率的下限

晶圓的品質直接設定了良率的天花板: - 致命缺陷:金屬污染(如 Fe、Cu)會形成深層能階、增加漏電;COP 與差排會造成閘極氧化層崩潰 - 滑移線(slip):高溫製程中熱應力造成的晶體滑移,源頭常是晶圓邊緣的缺陷或夾持應力 - 去疵(gettering):刻意利用背面損傷層或氧析出物,把游離金屬「吸」離元件作用區

供應鏈:一個高度集中的隱形戰場

矽晶圓供應鏈集中度極高,是地緣政治下被重新審視的環節: - 日本信越化學(Shin-Etsu)與 SUMCO 兩家合計掌握全球約一半以上的高階晶圓產能 - 其餘由台灣環球晶(GlobalWafers)、德國 Siltronic、韓國 SK Siltron 分食 - 高階 300 mm 拋光與磊晶晶圓的技術門檻極高,新進者難以切入 - WBG 時代,SiC 基板成為新的供應瓶頸(見延伸閱讀),長晶速度慢、缺陷控制難,產能擴張不易

晶圓看似是最「上游、最不起眼」的一環,卻是整條供應鏈韌性的根基——沒有合格的晶圓,再先進的製程與設計都無從談起。

延伸閱讀:〈寬能隙半導體:SiC 與 GaN 為什麼是新戰場〉

接著問 AI 助教

點一下複製提問,到 ClassroomGPT、優學伴(AIDA)或你的 UeduGPTs 頻道貼上,AI 會引用本專區內容回答。

AI 共讀助教正在陪你讀:矽晶圓:尺寸、規格與供應鏈
嗨!我是這篇文章的共讀助教,只根據〈矽晶圓:尺寸、規格與供應鏈〉的內容回答。可以問我「解釋某段」「舉個例子」「出題考我」,或反白文中段落後點下方「解釋選取段落」。